当前位置:网站首页>Pcie Clock Tolerance compliance

Pcie Clock Tolerance compliance

2021-10-14 05:47:17 Mangopapa


1. PCIe Déviation de l'horloge

1.1 PCIe Raison de la déviation de l'horloge


  Pour réduireEMIRayonnement électromagnétique,Les fabricants de puces ont tendance à étaler le spectre des horloges(Spread Spectrum Clocking,SSC).Même si ce n'est pas faitSSC,Limité parPLLProcessus,Il est également difficile d'obtenir une fréquence d'horloge qui correspond exactement à la fréquence souhaitée.C'est comme ça.,PCIeIl y a un décalage d'horloge entre l'émetteur et le récepteur,Surtout les écarts de fréquence.Lorsqu'il y a un décalage entre l'horloge de réception et l'horloge de départ,Si la déviation de l'horloge n'est pas compensée,L'inadéquation du débit binaire de l'émetteur - récepteur entraînera inévitablement une erreur de réception du paquet.

1.2 PCIe Compensation de la déviation de l'horloge


  Pour assurer une transmission correcte des paquets valides entre les émetteurs et les récepteurs,PCIeInsérerSKIPLa façon dont les ensembles ordonnés compensent la déviation de l'horloge.L'expéditeur(Tx)Transmission périodiquelaneEnvoyer surSKIPEnsemble ordonné,Récepteur(Rx)RéceptionSKIPUn ensemble ordonné et stocké dans son cache élastique(elastic buffer)Moyenne.RxPar cette suppression/InsérerSKPDe la façon dont,Pour compenser la déviation de l'horloge.

1.2.1 8b/10b


  8b/10bLors du codage(Gen1/Gen2),TxEnvoyé parSKIPL'ensemble ordonné est composé de4Composé de symboles,ParCOMDébut du symbole,Suivez - moi.3- Oui.SKPSymbole.SiTxPlus rapide queRx,RxDeSKIPSupprimer unSKP;SiTxPlus lent queRx,RxDeSKIPInsérer unSKP.RxReçuSKIP L'ensemble ordonné est 1*COM+(1~5)*SKP.Tx L'intervalle de temps pour envoyer l'ensemble ordonné est 1180~1538Symbole.

1.2.2 128b/130b


  128b/130Lors du codage(Gen3/Gen4/Gen5),TxEnvoyé parSKIPL'ensemble ordonné est composé de16Composé de symboles.RxReçuSKIP Un ensemble ordonné peut être 8,12,16,20,24Symbole.Tx L'intervalle de temps pour envoyer l'ensemble ordonné est 370~375Symbole.
  Suivez - moi.8b/10bEn basSKIP Ensemble ordonné comparé à ,128b/130b L'ensemble ordonné de temps est 16*SKP+1*SKP_END(or SKP_END_CTL) + 3*other symbol.SKP symbolLa valeur est:0xaa@gen3, 0x99@gen4/gen5.SKIP_END symbolLa valeur est:0xe1,SKP_END_CTLLa valeur est:0x78.

TxEnvoi FinalSKIP Le principe des ensembles ordonnés :
1. Le plus rapide1180/370 Cycles symboliques 、Le plus lent1538/375 Les cycles de symboles doivent être envoyés une fois SKIPEnsemble ordonné;
2. PlusieurslaneOui.SKIP L'ensemble ordonné doit être envoyé en même temps ,Disponible si nécessairePAD Remplissage des caractères ;
3. EnvoyerSKIP Un ensemble ordonné ne peut pas perturber l'envoi d'un paquet normal ( À insérer aux limites du paquet ), Lors de l'envoi de paquets longs, vous pouvez envoyer plusieurs paquets en même temps après l'envoi de paquets longs SKIPEnsemble ordonné;
4.  Envoyer quand la logique est libre SKIPEnsemble ordonné;
5. Low PowerDans l'étatSKIP interval timer Doit être réinitialisé .

Problèmes rencontrés dans la simulation

1. SNPS PCIe VIP Erreur signalée

Problèmes rencontrés:

UVM_ERROR */pciesvc_phy.svp(14136) @ *ns: uvm_test_top.*.host_env.io[0].port0.pl0[register_fail:ACTIVE_PL:SKP_OS:phy_max_rx_skp_interval] ReceivePhy: Exceeded maximum interval of 1538 symbol times on lane 0 before receiving a skp ordered set

Solutions:

VIP config Taille moyenne skp interval


2021.08.24

版权声明
本文为[Mangopapa]所创,转载请带上原文链接,感谢
https://chowdera.com/2021/10/20211013211639774B.html

随机推荐